电流叠加型CMOS基准电压源

介绍了一种CMOS基准电压源,该电路由NMOS管阈值电压的温度系数及NMOS管迁移率温度系数形成温度补偿,产生低温度系数的基准电压。与传统的带隙基准比较而言,不需要三极管;另外,通过结构的改进,变成正负温度系数电流叠加型的基准电压源,可以按需要任意调节输出基准电压的值,而且可以同时提供多个基准电压。电流叠加型基准电压源电路已经在3μmCMOS工艺线上实现,基准电压源输出中心值在2.2 V左右,温度系数为80 ppm/℃。     

用CMOS工艺实现非接触IC卡天线的集成化设计

论述了用CMOS工艺实现非接触式IC卡天线的集成化需要考虑的各个方面,建立了集成天线的模型,给出了合理的设计方案,并通过实验验证了模型和设计方案.实验结果表明,采用片上天线完全可以提供非接触式IC卡工作所需要的能量.在频率为2 2 .5 MHz、感应强度为6×10 - 4 T的磁场中,面积为2 m m×2 mm的集成天线可以为10 kΩ的负载提供1.2 2 5 m W的能量.     

一种CMOS静态双沿顺序脉冲发生器的设计

提出一种基于CMOS技术的静态双沿顺序脉冲发生器结构。他是由以基于CMOS二选一选择器的电平型触发器构成的记忆单元和一个与门阵列组成的转译单元构成的。与门阵列的转译单元使顺序脉冲发生器在时钟上升沿和下降沿处均能输出移位脉冲,从而形成双沿触发的功能。仿真验证其功能正确,且根据分析该结构不仅能够节省芯片面积,还可以大大减小芯片的功耗。     

5Gb/s 0.25μm CMOS限幅放大器

采用TSMC 0.25μm CMOS技术设计实现了高速低功耗光纤通信用限幅放大器.该放大器采用有源电感负载技术和放大器直接耦合技术以提高增益,拓展带宽,降低功耗并保持了良好的噪声性能.电路采用3.3V单电源供电,电路增益可达50dB,输入动态范围小于5mVpp,最高工作速率可达7Gb/s,均方根抖动小于0.03UI.此外核心电路功耗小于40mW,芯片面积仅为0.70mm×0.70mm.可满足2.5,3.125和5Gb/s三个速率级的光纤通信系统的要求.     

一种具有高电源抑制比的低功耗CMOS带隙基准电压源

文章设计了一种适用于CMOS工艺的带隙基准电压源电路，该电路采用工作在亚阈值区的电路结构，并采用高增益反馈回路，使其具有低功耗、低电压、高电源电压抑制比和较低温度系数等特点。     

CMOS缓冲器的时延估算模型

随着集成电路生产工艺的进展，互连线在集成电路设计中的影响越来越大。为了减小互连线的影响，通常在芯片互连中插入缓冲器，但这样做会增加时延。因此，为了精确地对系统进行时延估计，必须对缓冲器的时延进行估算。基于Sakurai的器件模型，提出了一种新的缓冲器时延估算模型。     

宽工作电压范围单电源CMOS误差放大器

采用0.8μm标准数字CMOS工艺(VTN0=0.836V,VTP0=0.930V),设计并流片验证了具有宽工作电压范围(3～6V),可作SOC系统动态电源管理芯片内部误差放大器应用的单电源CMOS运算放大器。该误差放大器芯核同时具有适合低电压工作,并对工艺参数变化不敏感的优点。对于相同的负载情况,在3V的工作电压下,开环电压增益AD=83.1dB,单位增益带宽GB=2.4MHz,相位裕量Φ=85.2°,电源抑制比PSRR=154.0dB,转换速率Sr=2.2V/μs;在6V工作电压下,AD=85.1dB,GB=2.4MHz,Φ=85.4°,PSRR=145.3dB,Sr=3.4V/μs。     

不同注F剂量与CMOS运放电路辐照损伤的相关性

在不同注F剂量条件下,对P沟和N沟两种不同差分对输入CMOS运放电路的电离辐照响应进行了研究.分析比较了注F和未注F运放电路电离辐照响应之间的差异.结果表明,在栅场介质注入适量的F,可有效抑制辐照感生的氧化物电荷尤其是界面态的增长,从而提高CMOS运放电路的抗辐照特性.     

16信道0.35μmCMOS/VCSEL光发射模块

研究了垂直腔面发射激光器 (VCSEL)及其列阵器件的光谱特性、调制特性、高频特性及与微电子电路的兼容性 ,将 1× 16的VCSEL与CMOS专用集成电路进行多芯片组装 (MCM ) ,混合集成为 16信道VCSEL光发射功能模块 .测试过程中 ,功能模块的光电特性及其均匀性良好 ,测量的 - 3dB频带宽度大于 2GHz.     

一种900-MHz 20-mW CMOS功率放大器的设计

提出了一个工作电压为3V，工作频率900MHZ，输出功率为20mW的高效率CMOS功率放大器。为了达到设计目标，文章采用了一些特殊的方法，包括三级放大结构，级间的调谐匹配和层叠差分结构。